MCU智学网 - Powered by Discuz!

Allegro添加route keepout禁止覆铜但允许走线和过孔

0 112 Cadence/orcad/Allegro | 2021-07-10 在PCB绘制过程中，可能有些小伙伴需要划定一个区域禁止覆铜但允许走线和打孔，如果只是简单的在route keepout画一个区域，那么这个区域覆铜走线过孔都时不允许的，那么我们应该怎么实现呢，主要有两种方法。 1、方法一直接绘制Shape keepout、选择Setup-Areas-Shape keepout 然后画出禁止覆铜的区域 2、方法二、修改普通的route keepout区域，选择Edit-->Properties，点击 ... 全文》

Allegro添加route keepout禁止覆铜但允许走线和过孔

112 0 分享 Cadence/orcad/Allegro | 2021-07-10 22:19

在PCB绘制过程中，可能有些小伙伴需要划定一个区域禁止覆铜但允许走线和打孔，如果只是简单的在route keepout画一个区域，那么这个区域覆铜走线过孔都时不允许的，那么我们应该怎么实现呢，主要有两种方法。 1、方法一直接绘制Shape keepout、选择Setup-Areas-Shape keepout 然后画出禁止覆铜的区域 2、方法二、修改普通的route keepout区域，选择Edit-->Propert ... 全文》
关于阻抗设计的建议-来至深南电路板厂的心水总结

972 1 分享电路/原理图/PCB/封装库 | 2020-10-25 22:13

深南电路公司作为中国大陆最早为通信企业提供PCB的厂商，在1997年就对该课题进行研究和开发。随着“阻抗”的进一步拓展和延伸，我们作为专业的PCB厂商，为能向客户提供合格的产品和优质的服务对该类PCB的合作方面做如下建议。Er–介电常数 H—介质厚度 W—线条宽度 t—线条厚度Z0= [87/(Er +1.41)½]Ln5.98h/(0.8w+t)Z0= [60/Er½]Ln4h/ [0.67w(0.8+t/w) ]目前材料 ... 全文》
Cadence orcad快速统计原理图管脚数量

149 0 分享 Cadence/orcad/Allegro | 2021-06-11 17:02

1、选中DSN文件，右键选择Edit Object Properties，如图1所示。图1 选择编辑器件属性 2、在弹出的属性界面中将滚动条拉到底部，选择图2中箭头所示的Pins栏目，则可以看到此原理图中的管脚总数量，如图2中的左侧方框处，显示总管脚数量为2523。图2 显示管脚数量 ... 全文》
allegro栅格设置大小点显示，每间隔几个小点显示一个大点

181 0 分享 Cadence/orcad/Allegro | 2021-05-30 12:43

如下图，allegro栅格大小点显示，每间隔几个小点显示一个大点。 1、点击Setup菜单选择Grids 2、按下图设置，即可设置为栅格间距0.127mm 每间隔5个点显示一个大点当然你也可以自定义，规则就是修改上图红框里的内容，0.127就是最小栅格间距，填入几个0.127就是间隔几个小点显示一个大点。 ... 全文》
keil C51 及keil MDK 共存安装破解教程破解时间超过2020年

3492 5 分享 STM32/STM8单片机 | 2020-04-07 23:32

本次教程的安装环境是windows 10 X64,第一步:下载好C51和MDK-ARM的最新版本，下载通用注册机，（本注册机破解时间为2032年解决原注册机2020年的问题）第二步：安装C51安装路径随意，但一定要记住后面安装MDK要装在同一目录 (如果是全新安装则不会有下面的update installation，下面的BACKUP OLD FILES是询问你在升级C51时是否备份旧版本的C51文件) 这里要求 ... 全文》
Altium Designer 3D元件库包含常用器件，2019最新YCK11.zip需要的速来

20381 16 分享电路/原理图/PCB/封装库 | 2019-07-31 14:00

下载本3D元件库前请先阅读以下几点： 1、本元器件3D库封装包含大部分常用器件封装，但元器件的种类不少于千万种，没有任何一个库可以包含全部封装，就算包含了全部元器件库的体积会非常大一般的电脑也无法打开。所以想要大而全请绕道。 2、虽然本库严格按照元器件手册制作，但本站并未一一验证，批量前先做样板验证，否则造成的损失本站概不负责。下面来看一下3D展 ... 全文》
cadence OrCAD多页原理图器件按页编号的方法

276 0 分享 Cadence/orcad/Allegro | 2021-02-25 22:44

在一个较大的工程的时候，原理图会有很多页，一个较好的方法是器件在每一页内进行编号，比如：第一页：R101~R199 第二页：R201~R299 其它类似。该种编号方式有一个好处是，在某页内增加其它器件时，不影响其它页面内的器件编号。在工程较大时，益处显而易见。方法如下： 1.选中工程 2.电机菜单栏 Tools -- Annotate，在弹出的对话框中勾选Refdes control ... 全文》
一起来学CadenceAllegro 高速PCB设计高清PDF电子书下载

265 0 分享 Cadence/orcad/Allegro | 2021-02-20 13:34

第1章 CadenceAllegroPCB设计简介 …………………………………………… 1 1.1 PCB设计流程及趋势 ………………………………………………………… 1 1.2 本书PCB案例说明…………………………………………………………… 1 第2章 OrCADCapture原理图设计………………………………………………… 5 2.1 打开方式及文件关联设置 ……………………………………………… ... 全文》
小哥Cadence Allegro实战240招高清PDF带目录可跳转文字可复制

404 0 分享 Cadence/orcad/Allegro | 2021-02-20 13:07

小哥Cadence Allegro实战240招高清PDF带目录壳跳转文字可复制 Cadence Allegro 240招实用技巧建议收藏方便查阅。目录内容简介前言实战1 创建原理图器件实战2 创建多逻辑器件实战3 创建原理图工程实战4 添加和排序原理图页面实战5 设置原理图页面颜色和背景视图实战6 设置原理图页面大小实战7 添加及删除原理图器件库实战8 放置原理图器件实战9 原理图旋 ... 全文》
安装Cadence16.6 17.2 17.4后Pad Designer Padstack Editor 打开报错的解决办法，Cade

847 0 分享 Cadence/orcad/Allegro | 2021-02-19 17:18

在使用Cadence过程中，需要打开不同版本的brd文件，就需要安装几个Cadence，这个时候很容易出现兼容问题，比如低版本的Pad Designer打开报错等。这里提供下解决办法。 1、Pad Designer打开报错由于找不到 _cadencehelp.dll，无法继续执行代码。重新安装程序可能会解决此问题。由于找不到 SMIMD_sh.dll，无法继续执行代码。重新安装程序可能会解决此问题。 ... 全文》

版块推荐
百宝箱

编辑推荐

Allegro添加route k: 在PCB绘制过程中，可 ...立即参加

关于阻抗设计的建议: 深南电路公司作为中国 ...立即参加

随手拍

Allegro添加route keepout禁止覆铜但允许走
在PCB绘制过程中，可能有些小伙伴需要划定一个区域禁止覆铜但允许走线和打孔，如果只 ...
关于阻抗设计的建议-来至深南电路板厂的心
深南电路公司作为中国大陆最早为通信企业提供PCB的厂商，在1997年就对该课题进行研究 ...
Cadence orcad快速统计原理图管脚数量
1、选中DSN文件，右键选择Edit Object Properties，如图1所示。图1 选择编辑器件属 ...
allegro栅格设置大小点显示，每间隔几个小
如下图，allegro栅格大小点显示，每间隔几个小点显示一个大点。 1、点击Setup菜单 ...
keil C51 及keil MDK 共存安装破解教程破
本次教程的安装环境是windows 10 X64,第一步:下载好C51和MDK-ARM的最新版本，下载通用 ...

小米学院

Allegro添加route 关于阻抗设计的建议-来至深南电路板厂的心水总结

关于阻抗设计的建

Allegro添加route keepout禁止覆铜但允许走在PCB绘制过程中，可能有些小伙伴需要划定一个区域禁止覆铜但允许走线和打孔，如果只 ... 访问主页》
关于阻抗设计的建议-来至深南电路板厂的心深南电路公司作为中国大陆最早为通信企业提供PCB的厂商，在1997年就对该课题进行研究 ... 访问主页》
Cadence orcad快速统计原理图管脚数量 1、选中DSN文件，右键选择Edit Object Properties，如图1所示。图1 选择编辑器件属 ... 访问主页》